Je concevrai et déboguerai des modules RTL SystemVerilog et des bancs de test
Je concevrai et déboguerai des modules RTL Verilog SystemVerilog et créerai des bancs de test
À propos de ce service
Bonjour, je suis Abdullah, un professionnel en conception de circuits intégrés numériques spécialisé en Verilog, SystemVerilog et développement RTL pour des projets de conception numérique.
Ce que je propose :
Conception de modules RTL : des modules propres et synthétisables pour la fonctionnalité souhaitée.
Logique numérique : FSM, compteurs, registres, ALU, multiplexeurs, chemins de données et unités de contrôle.
Vérification : développement de bancs de test, simulation, analyse de formes d’onde et tests fonctionnels.
Débogage : identification et correction des problèmes dans le code source HDL existant.
RTL ASIC & FPGA : conceptions adaptées aux flux de travail académiques, de prototypage et de développement matériel.
Pourquoi me choisir :
Je privilégie un code clair et structuré qui respecte vos spécifications et est facile à comprendre et à simuler. Les tests sont effectués selon le package choisi pour aider à confirmer le comportement attendu.
Vous pouvez fournir une spécification, un diagramme bloc, un diagramme de temporisation, un code source existant ou d’autres exigences de projet.
Veuillez me contacter avant de commander des projets importants ou complexes afin que je puisse examiner la portée et les besoins.
Transformons votre idée de conception numérique en une description matérielle fiable.
Cordialement,
Abdullah Tahir
FAQ
Traduction automatique
Pouvez-vous travailler avec Verilog et SystemVerilog ?
Oui. Je peux développer ou modifier des conceptions en utilisant l’un ou l’autre langage selon les besoins de votre projet.
Quels types de circuits numériques pouvez-vous concevoir ?
Je peux travailler sur des FSM, des compteurs, des registres, des ALU, des chemins de données, des unités de contrôle, des multiplexeurs, des encodeurs, des décodeurs, des FIFO et des logiques numériques similaires.
Pouvez-vous créer un banc de test ?
Oui. Le développement de bancs de test et la simulation fonctionnelle sont disponibles dans les packages Standard et Premium.
Pouvez-vous déboguer du code HDL existant ?
Oui. Envoyez vos fichiers source, messages d’erreur, résultats de simulation ou captures d’écran de formes d’onde, et je pourrai examiner le problème.
Le code sera-t-il synthétisable ?
Oui. Je me concentre sur une RTL structurée adaptée à la synthèse, à condition que les exigences du projet et la technologie cible soient clairement définies.
Pouvez-vous concevoir des FSM Moore et Mealy ?
Oui. Je peux implémenter les deux types, y compris les détecteurs de séquences et la logique de contrôle basée sur des états personnalisés.

