Je concevrai et déboguerai des modules RTL SystemVerilog et des bancs de test

Certaines informations ont été traduites automatiquement.

Pakistan

Je parle Ourdou, Hindi, Anglais

Je concevrai et déboguerai des modules RTL Verilog SystemVerilog et créerai des bancs de test

Bonjour, je suis Abdullah Tahir, ingénieur en informatique spécialisé en conception de circuits intégrés numériques et développement RTL. Je travaille avec Verilog, SystemVerilog, logique numérique, s...
À propos de ce service

Bonjour, je suis Abdullah, un professionnel en conception de circuits intégrés numériques spécialisé en Verilog, SystemVerilog et développement RTL pour des projets de conception numérique.

Ce que je propose :

Conception de modules RTL : des modules propres et synthétisables pour la fonctionnalité souhaitée.

Logique numérique : FSM, compteurs, registres, ALU, multiplexeurs, chemins de données et unités de contrôle.

Vérification : développement de bancs de test, simulation, analyse de formes d’onde et tests fonctionnels.

Débogage : identification et correction des problèmes dans le code source HDL existant.

RTL ASIC & FPGA : conceptions adaptées aux flux de travail académiques, de prototypage et de développement matériel.

Pourquoi me choisir :

Je privilégie un code clair et structuré qui respecte vos spécifications et est facile à comprendre et à simuler. Les tests sont effectués selon le package choisi pour aider à confirmer le comportement attendu.

Vous pouvez fournir une spécification, un diagramme bloc, un diagramme de temporisation, un code source existant ou d’autres exigences de projet.

Veuillez me contacter avant de commander des projets importants ou complexes afin que je puisse examiner la portée et les besoins.

Transformons votre idée de conception numérique en une description matérielle fiable.

Cordialement,

Abdullah Tahir

Balises associées