Je vais implémenter et déboguer des designs FPGA en VHDL, SV ou Verilog

Certaines informations ont été traduites automatiquement.

Inde

Je parle Anglais, Allemand

Je suis un ingénieur FPGA/RTL avec une expérience pratique dans la livraison de matériel numérique pour 5G NR (PHY haut/bas) et accélérateurs basés sur RISC-V. J’ai travaillé dans l’industrie sur la c...

Plus d’infos

À propos de ce service

Programmation FPGA et conception RTL (VHDL / Verilog / SystemVerilog)

Si vous avez besoin d’aide pour le développement FPGA, la conception RTL, la simulation/la vérification ou la mise en service/débogage, vous êtes au bon endroit.

Je suis un ingénieur FPGA/RTL avec une expérience dans l’industrie dans la livraison de matériel numérique pour 5G NR (PHY haut/bas) et RTL d’accélérateurs basé sur RISC-V. Mon travail inclut la conception RTL, la simulation, l’optimisation STA/temps, l’intégration SoC/IP et la mise en service de systèmes/carte dans le cadre de projets concrets

Services proposés

Conception et implémentation RTL (VHDL / Verilog / SystemVerilog)
Création de bancs de test + simulation RTL (ModelSim / Cadence Xcelium)
Débogage et vérification de la fonctionnalité (formes d’onde, logs, vérifications)
Prototypage FPGA et intégration avec Xilinx Vivado (configuration de projet, support du bitstream)
Optimisation du timing / corrections basées sur STA

Documentation et transfert

RTL propre et commenté
Scripts et résultats de simulation
Notes d’intégration (et conseils sur les contraintes si nécessaire)

Veuillez me contacter avant de passer commande pour que je puisse examiner vos besoins et vous proposer le meilleur package ou périmètre (consultation gratuite).

Plus d’infos