Je concevrai et simulerai FPGA dans Vivado

Vous avez besoin d’aide pour transformer un design numérique en Verilog fonctionnel et obtenir des résultats de simulation clairs ? Je conçois, simule et débogue des projets FPGA dans Vivado, avec modélisation MATLAB/Simulink pour les tâches DSP convenues.

Je suis ingénieur en électronique avec plus de 3 ans d’expérience en R&D, notamment un AGC numérique développé dans Vivado pour un SDR.

Les services incluent :

Modules RTL Verilog, FSM, compteurs, FIFOs et logique de contrôle

Testbenchs, analyse d’onde et débogage de simulation

Blocs DSP, logique en virgule fixe et modèles de référence MATLAB

Configuration de projet Vivado et revue de synthèse sur demande

Chaque package comprend le code source, les résultats de simulation, la documentation et les notes de configuration. La formule Basic couvre le débogage d’un petit module RTL existant ; la formule Standard couvre un nouveau module ; la formule Premium couvre jusqu’à trois modules convenus et un modèle de référence MATLAB.

Veuillez envoyer vos spécifications avant de commander. Les systèmes SDR, AGC, DSP complexes et FPGA plus grands font l’objet d’un devis personnalisé après revue du périmètre. Les tests matériels, l’accès à la carte, les IP payants et les licences ne sont pas inclus. Les révisions couvrent le périmètre convenu. Les captures de la galerie sont des exemples de référence crédités.