Je rédigerai des modules et testbenches Verilog, SystemVerilog ou VHDL pour FPGA

Certaines informations ont été traduites automatiquement.
Bora EE

Pays-Bas

Je parle Turc, Anglais, Français

Services d’ingénierie électrique par un étudiant MSc TUe spécialisé en RF, FPGA

Je propose : • Scripts Python/MATLAB de traitement du signal — filtres, FFT, analyse spectrale, pipelines de données • Modules Verilog/VHDL et bancs d'essai — conception RTL, vérification, corrections...
Plus d’infos
À propos de ce service

Vous avez besoin de Verilog, SystemVerilog ou VHDL pour votre projet FPGA ? Je conçois une RTL propre et synthétisable avec une vérification appropriée.


Ce que je fournis :

Logique combinatoire et séquentielle

FSM et contrôleurs

Interfaces de communication (SPI, I2C, UART, AXI-Lite)

Blocs DSP (filtres, arithmétique, pipelines)

Contrôleurs mémoire et FIFO

Testbenches (SV ou cocotb)

Correction de bugs et revues de code


Mon approche :

Chaque module est livré avec un testbench. Je vérifie la fonctionnalité avant la livraison et fournis des formes d’onde montrant le bon fonctionnement. Le code est propre au niveau lint et respecte les conventions de l’industrie.


Contexte :

Étudiant en électronique à TU Eindhoven avec des cours FPGA et une expérience pratique de projets en conception numérique.


Objectifs :

Code Xilinx (Vivado), Intel/Altera (Quartus), Lattice, ou code indépendant du fournisseur.


Envoyez-moi votre demande, je confirmerai l’étendue et le calendrier avant que vous passiez commande.

Plus d’infos
write verilog, systemverilog, or vhdl modules and testbenches for fpga
Plein écran
write verilog, systemverilog, or vhdl modules and testbenches for fpga

Balises associées