Je concevrai et programmerai des systèmes fpga avec vhdl, verilog et systemverilog

Vous développez un système numérique haute performance et avez besoin d’un ingénieur FPGA senior capable de fournir des conceptions RTL fiables et bien documentées ? Vous avez trouvé le bon expert.

Fort d’une expérience pratique approfondie en conception FPGA et programmation HDL sur les plateformes Xilinx, Intel/Altera et Lattice, je transforme votre cahier des charges du concept à une implémentation fonctionnelle et respectant les contraintes de timing rapidement et de manière professionnelle.

Ce que je fais

•    Conception RTL en VHDL, Verilog et SystemVerilog
•    Machines à états finis (FSM), architectures en pipeline, blocs DSP
•    Implémentation de protocoles : SPI, I2C, UART, AXI4/AXI-Lite, PCIe, Ethernet
•    Synthèse, placement et routage, et clôture de timing (Vivado / Quartus)
•    Intégration de noyaux IP et développement d’IP personnalisés
•    Simulation fonctionnelle et bancs de test de vérification par contraintes aléatoires
•    Analyse du crossing de domaine d’horloge (CDC) et synchronisation sécurisée
•    Optimisation des performances : utilisation des ressources, débit, latence

Ce que vous recevrez

•    Fichiers source VHDL / Verilog / SystemVerilog propres et commentés
•    Projet de synthèse et d’implémentation (Vivado ou Quartus)
•    Formes d’onde de simulation et banc d’essai
•    Rapports de timing et résumé de l’utilisation des ressources
•    Documentation complète : aperçu de l’architecture,