Parcourir les catégories
Explorer
Fiverr Pro
Français
$
USD
Je vais architecturer et développer FPGA, Zynq SoC, axi, dma et Linux embarqué
Plus de 5 ans d'expérience dans la conception de systèmes embarqués, la conception de PCB et le prototypage de produits. Concevez et implémentez des systèmes embarqués à partir de zéro ou mettez à niv...
À propos de ce service
Je propose un développement FPGA et Zynq SoC de niveau senior, couvrant SystemVerilog RTL, IP personnalisé, AXI4-Lite, AXI4-Stream, DMA, DDR, intégration PS/PL, PetaLinux, validation de timing, vérification et débogage matériel ILA.
Les projets peuvent aller de blocs RTL personnalisés individuels à des architectures complètes de SoC embarqués intégrant des processeurs ARM, de la logique programmable, des chemins de données à haute vitesse et des capteurs/périphériques externes.
Autres services de Ingénierie électronique I Offre
FAQ
Traduction automatique
Quelles plateformes FPGA et SoC supportez-vous ?
Je travaille principalement avec les plateformes AMD/Xilinx FPGA et Zynq, y compris Zynq-7000 et Zynq UltraScale+ MPSoC. D'autres dispositifs peuvent être envisagés si la chaîne d'outils, les fichiers de périphériques et les informations du projet sont disponibles.
Pouvez-vous travailler sur un projet Vivado ou RTL existant ?
Oui. Je peux examiner, déboguer, étendre ou restructurer des projets RTL Verilog/SystemVerilog, des projets Vivado, des conceptions de blocs, des contraintes XDC, des IP personnalisés et des environnements de simulation existants.
Pouvez-vous concevoir un système Zynq PS/PL complet ?
Oui. Je peux définir la partition PS/PL, intégrer le système de traitement, créer du matériel PL personnalisé, connecter les interfaces AXI, configurer les horloges/réinitialisations, définir les cartes de registres et préparer l'interface matériel/logiciel.
Développez-vous des périphériques AXI4-Lite ou AXI4-Stream personnalisés ?
Oui. Je peux concevoir des périphériques de contrôle/statut AXI4-Lite, des chemins de données AXI4-Stream et des cartes de registres de support, FIFO, interruptions et logique de handshake de protocole.
Pouvez-vous intégrer DMA et DDR pour le transfert de données à haute vitesse ?
Oui. Je peux architecturer des chemins de données PL vers DDR et DDR vers PL en utilisant AXI-Stream, AXI DMA, mise en mémoire tampon et DDR attaché au PS, afin que les transferts de données volumineux ne dépendent pas de la copie manuelle de chaque mot par le CPU ARM.
Supportez-vous l'intégration de PetaLinux et Linux embarqué ?
Oui. Si nécessaire, je peux supporter l'intégration XSA/BSP, la configuration du device-tree, les périphériques FPGA visibles sous Linux, l'accès aux registres mappés en mémoire, l'intégration de démarrage et le contrôle de niveau application du matériel PL.
Pouvez-vous interfacer des capteurs, ADC, moteurs ou modules de communication ?
Oui. Les interfaces typiques incluent SPI, I2C, UART, GPIO, acquisition ADC, PWM, encodeurs et interfaces numériques personnalisées. Veuillez fournir les fiches techniques des dispositifs et les exigences électriques/interfaces.
Réalisez-vous la synthèse, l'implémentation et la clôture de timing ?
Oui. Je peux effectuer la synthèse, le placement et le routage, la configuration des contraintes XDC, l'analyse setup/hold, la revue de slack, les vérifications d'horloge/CDC, l'analyse d'utilisation et la clôture de timing au niveau de l'implémentation.
Pouvez-vous aider à la prototypage FPGA vers ASIC ?
Oui. Je peux structurer le RTL et la vérification pour que le FPGA serve de prototype pratique pour un flux ASIC ultérieur. Le flux d'implémentation ASIC est séparé, mais la validation FPGA est utile pour prouver l'architecture numérique et la fonctionnalité avant la fabrication du silicium.
