Je vais réaliser une implémentation Verilog VHDL sur FPGA SoC

Vous cherchez un ingénieur FPGA/ASIC professionnel pour des projets Verilog, SystemVerilog, conception RTL, développement FPGA ou logique numérique ?

Je suis un ingénieur ASIC senior avec plus de 6 ans d’expérience dans la conception FPGA et ASIC, le développement RTL, l’intégration SoC, STA, la gestion du timing, CDC/RDC, SDC et la vérification. J’ai travaillé avec Vivado, Quartus, Xilinx ISE et réalisé plus de 500 projets d’implémentation de qualité industrielle.

Services :

1. Conception RTL Verilog/SystemVerilog
2. Développement FPGA (Vivado/Quartus)
3. Conception RTL & IP ASIC
4. Testbench & Vérification
5. Conception FSM
6. UART, SPI, I2C, AXI, AHB, APB
7. Synthèse & Contraintes de timing
8. Support STA, CDC/RDC
9. Automatisation Tcl/Python

Expérience de projet :

1. Chronomètre, Horloge, Minuterie
2. Ascenseur, Machine à laver, Distributeur automatique
3. UART, SPI, I2C
4. Moteur de chiffrement AES
5. Processeurs RISC-V & MIPS
6. FIFO
7. Interfaces SRAM/Flash
8. Conceptions DSP & traitement du signal

Pourquoi me choisir ?

1. Plus de 500 projets réussis
2. Test bench
3. Démonstration hardware
4. RTL propre et synthétisable
5. Livraison rapide
6. Documentation détaillée
7. Support après livraison

Contactez-moi avant de passer commande pour discuter de vos besoins.