Je fournirai des services en conception et vérification numérique avec environ 6 ans d'expérience

Fort d'une expérience professionnelle de plus de 6 ans en logique numérique, conception et vérification de systèmes. Je possède une expertise solide en Verilog, SystemVerilog, UVM et Python, et j'ai réalisé de nombreux projets, tant professionnels que personnels, dans ces domaines. Voici quelques-uns des projets clés :

- Planifier la vérification de blocs de conception numérique complexes en comprenant parfaitement la spécification de conception et en collaborant avec les ingénieurs RTL pour identifier les scénarios de vérification importants

- Création et exécution de plans de test pour la vérification

- Vérification architecturale/microarchitecturale de l'implémentation du module de débogage RISCV sur un ISS propriétaire ainsi que sur le RTL d'un processeur serveur haut de gamme

- Compréhension des spécifications architecturales, rédaction de tests dirigés en C et Assembly pour la vérification fonctionnelle et la couverture (code + fonctionnelle)

- Exécution de régressions et débogage des échecs de trace sur 22 cœurs haut de gamme

- Développement de scripts post-sim et d'automatisation en Python, Ruby et Bash

- Collaboration avec l'équipe partenaire de notre client à San Mateo, CA, USA, avec des réunions hebdomadaires

- Expérience avec les outils Mentor Graphics tels que QuestaSim et visualizer

- Vérification du core SweRV (par Western Digital)