Je réaliserai la conception RTL FPGA en verilog et la vérification UVM en systemverilog

Certaines informations ont été traduites automatiquement.
Hasnain Nisar

Pakistan

Je parle Anglais

Ingénieur FPGA pour conception RTL et vérification UVM

Bienvenue sur mon profil de conception numérique & vérification. Je suis ingénieur VLSI/FPGA spécialisé en conception RTL front-end et vérification avancée UVM. Notre expertise : • Conception RTL : Ve...
Plus d’infos
À propos de ce service

Bonjour, je suis ingénieur en matériel numérique et vérification. Je conçois, optimise et vérifie des architectures FPGA propres, synthétisables, en fonction de vos exigences, spécifications ou diagrammes fonctionnels.


Je suis fier d’accueillir tous les clients internationaux, équipes d'entreprise, startups et étudiants du monde entier. Que vous soyez un ingénieur en industrie lançant un module matériel ou un étudiant travaillant sur un devoir de conception numérique difficile, je suis là pour soutenir votre projet avec une communication claire.


Ce que je fournis :

Modules RTL FPGA personnalisés et cœurs IP matériels utilisant Verilog & SystemVerilog

FSM robustes, FIFOs, compteurs, minuteries et pipelines de données à haute vitesse

Intégration complète des protocoles AXI, AHB, APB, SPI, UART et Avalon DMA

Bancs de test de vérification et simulations fonctionnelles (Layered SV & Advanced UVM 1.2)

Assertions SystemVerilog simultanées (SVA) et couverture fonctionnelle complète

Débogage RTL approfondi, corrections de syntaxe et vérification du timing


Outils & logiciels :

Intel Quartus Prime

QuestaSim / ModelSim

Platform Designer (QSYS)


Veuillez me contacter avant de commander afin que nous puissions examiner ensemble vos spécifications de projet !

Plus d’infos
do fpga rtl design in verilog and systemverilog uvm verification
do fpga rtl design in verilog and systemverilog uvm verification
Plein écran
Plein écran
Plein écran
do fpga rtl design in verilog and systemverilog uvm verificationdo fpga rtl design in verilog and systemverilog uvm verificationdo fpga rtl design in verilog and systemverilog uvm verificationdo fpga rtl design in verilog and systemverilog uvm verification

Plateforme:

FPGA

Capteurs:

Son et vibration

•

Détection de tension

•

Camera

•

Position

Expertise:

Débogage

•

Optimisation de SoC

•

test

Mon portfolio

Balises associées