Je vous aiderai avec la conception logique numérique, verilog et uvm

Je propose des services professionnels de Verilog et conception logique numérique avec une solide expérience en validation de conception dans le monde réel. J'ai travaillé sur plusieurs projets de semi-conducteurs impliquant compréhension RTL, mise en service de testbench, vérification CSR et conceptions basées sur des protocoles, ce qui me permet de fournir une logique non seulement correcte en théorie mais aussi fiable en simulation.

Je peux vous aider à concevoir, déboguer ou améliorer la logique combinatoire et séquentielle, y compris FSM, compteurs, registres et chemins de données. Je prends également en charge la création de testbench Verilog et le débogage RTL avec une approche claire et structurée.

Tout code livré dans le cadre de ce service est entièrement testé et exécutable uniquement sur Synopsys VCS. Cela garantit une précision de simulation de niveau industriel et évite les incohérences entre simulateurs. La prise en charge d'autres simulateurs n'est pas incluse sauf discussion préalable.

Ce que je propose :

• Codage RTL Verilog/SV
• Conception logique numérique (FSM, registres, compteurs)
• Création et débogage de testbench (VCS)
• Vérification CSR et logique basée sur registres
• Explication et débogage RTL

Outils : Verilog/SystemVerilog, Synopsys VCS

Focus : Exactitude, clarté et fiabilité de la simulation