Parcourir les catégories
Explorer
Fiverr Pro
Français
$
USD
Je concevrai et vérifierai votre fpga en system verilog ou hls
Ingénieur en systèmes embarqués, FPGA et logiciel !
Ingénieur FPGA et embarqué, orienté hardware côté front-end. Je conçois et vérifie des blocs Verilog/SystemVerilog et HLS, des petits modules jusqu’à des accélérateurs connectés AXI et des systèmes So...
À propos de ce service
Besoin d’un design FPGA/front-end numérique qui fonctionne sur le matériel réel, et pas seulement du code qui se compile ? Je conçois et vérifie le RTL (Verilog/SystemVerilog) ou j’élabore des designs HLS qui transforment le C en matériel efficace plus rapidement.
CE QUE JE FAIS
RTL : FSM, chemins de données, FIFOs, contrôleurs mémoire, AXI, DSP, crypto, architectures avancées de processeur (OoO, VLIW), etc. ne sont que quelques exemples
Vérification : bancs de tests SystemVerilog avec assertions, formes d’ondes et résultats de couverture
HLS : C/C++ vers RTL dans Vitis HLS, optimisé pour le débit/la surface, réduction du temps de conception
Optimization : synthèse, clôture du timing, réduction des ressources et de la consommation
Corrections : simulations échouées, erreurs de synthèse, violations de timing
OUTILS
Vivado, Vitis HLS, Quartus, ModelSim/Questa, Verilator, scripting Python sur les FPGA AMD/Xilinx et Intel
COMMENT CELA FONCTIONNE
1. Vous envoyez les spécifications, le FPGA cible et les contraintes
2. Je confirme la portée et le calendrier
3. Je livre par jalons avec des mises à jour
4. Nous itérons sans frais jusqu’à ce que le design réponde à votre cahier des charges, dans le cadre des exigences initiales
5. Vous recevez un code source clair, commenté, le banc de tests et les résultats de simulation dans un fichier bien documenté
Vous n’êtes pas certain que cela correspond ? Envoyez-moi un message avant de commander et je vous dirai honnêtement si je peux aider.
Plateforme:
FPGA
FAQ
Traduction automatique
Devrais-je opter pour le RTL (Verilog/SystemVerilog) ou le HLS ?
Le RTL offre un contrôle total du timing et de la surface. Le HLS transforme le C/C++ en matériel plus rapidement, ce qui convient aux conceptions axées sur les algorithmes. Dites-moi vos objectifs et je recommanderai l’option la mieux adaptée.
Mes codes et mes idées resteront-ils confidentiels ?
Oui. Vos spécifications, votre code et vos résultats ne servent que pour votre commande et ne sont jamais partagés. Si votre projet est sensible, je suis prêt à signer un NDA avant que vous envoyiez quoi que ce soit.
Travaillez-vous avec le VHDL ?
Mon domaine principal est Verilog/SystemVerilog et le HLS, mais je conçois aussi en VHDL. Si votre projet est basé sur VHDL, envoyez-moi d’abord les détails afin que nous vérifiions si je suis le bon choix avant de commander.
Mon projet est plus important que les forfaits du gig. Quoi faire ?
Envoyez-moi vos exigences et je préparerai une offre sur mesure avec un prix fixe et un délai de livraison correspondant à l’ampleur réelle, afin d’éviter les surprises en cours de projet. Les forfaits servent uniquement de référence !
