Je serai votre expert en vérification ASIC FPGA

Je suis un ingénieur en vérification hardware spécialisé dans la création de bancs d'essai robustes et réutilisables pour des conceptions ASIC et FPGA complexes. J’utilise des méthodologies standard de l’industrie pour détecter les bugs critiques dès le début et garantir que votre silicium ou votre bitstream est prêt dès la première tentative.

Ce que je propose :

Conception d’architecture : Développement d’environnements de bancs d’essai complets et évolutifs en UVM/SystemVerilog à partir de zéro.

Développement de composants : Rédaction de drivers, monitors, scoreboards et sequencers robustes.

Couverture et assertions : Mise en place de modèles de couverture fonctionnelle et d’assertions SystemVerilog (SVA).

Débogage : Analyse des causes profondes de bugs complexes de conception à l’aide de visualiseurs de formes d’onde.

Pour finaliser la configuration de votre profil, dites-moi :

Sur quel site de freelancing déployez-vous cela ?

Quels outils de simulation utilisez-vous (Questasim, Vivado, ModelSim) ?

Quel est votre prix cible pour les packages de base et premium ?

Je peux définir précisément votre grille tarifaire en fonction de vos outils et de votre flux de travail.