Je vais implémenter le traitement numérique du signal FPGA DSP et MATLAB

Vous avez besoin d’accélérer des modèles mathématiques complexes, des filtres ou des algorithmes sur du matériel ?

Je suis un ingénieur en conception numérique spécialisé dans la transformation d’algorithmes DSP de haut niveau en matériel FPGA optimisé et à haut débit. Que vous disposiez d’une simulation MATLAB, d’un prototype Python ou d’un diagramme bloc théorique, je le traduirai en code RTL précis en mathématiques et synchronisé dans le temps.

Ce que je propose :

Traduction d’algorithmes : Conversion d’algorithmes MATLAB, Simulink, C/C++ ou Python en HDL.

Architecture DSP personnalisée : Mise en œuvre de blocs FIR, IIR, FFT, IFFT, DDS, mélangeur et Cordic.

Optimisation en virgule fixe : Analyse de quantification pour réduire l’utilisation du matériel tout en conservant l’intégrité du signal (SNR/SFDR).

Pipelines à haut débit : Maximiser l’utilisation des blocs DSP (DSP48/DSP58) pour le traitement parallèle.

Écosystèmes logiciels : Xilinx Model Composer, MATLAB HDL Coder, Vivado HLS / Vitis HLS.

Ce que vous recevrez : un code Verilog / VHDL / SystemVerilog optimisé et synthétisable.

Testbenchs précis en bits et cycle-accurate comparant les résultats RTL aux vecteurs d’or MATLAB/Python.

Scripts de validation MATLAB/Python complets.

Rapports d’utilisation des ressources et de synchronisation démontrant