Je concevrai et déboguerai verilog et systemverilog

Certaines informations ont été traduites automatiquement.

Pakistan

Je parle Ourdou, Anglais

Ingénieur éléctricien

Je suis diplômé en génie électrique de NUST-SEECS, avec une forte compétence en conception RTL, SystemVerilog et synthèse FPGA. J’ai de l’expérience dans l’inférence AI accélérée par matériel et la vé...
À propos de ce service

Vous recherchez un RTL Verilog ou SystemVerilog propre, synthétisable et bien documenté pour votre conception FPGA ?

Je peux concevoir, simuler, tester et déboguer des modules matériels numériques en fonction de vos exigences techniques.

Mes services incluent :

Conception de logique combinatoire et séquentielle

Machines à états finis, compteurs, registres et multiplexeurs

Modules RTL personnalisés en Verilog et SystemVerilog

Développement de bancs de test et simulation fonctionnelle

Débogage des erreurs de compilation, de logique et de simulation

Support pour Intel Quartus Prime et QuestaSim ou ModelSim

Code source commenté, formes d’onde de simulation et documentation

Pourquoi travailler avec moi ?

Diplômé en génie électrique de NUST

Communication claire et livrables bien définis

Code RTL propre, modulaire et compréhensible

Livraison selon le package choisi et le périmètre convenu

Avant de commander, veuillez fournir vos exigences, HDL préféré, FPGA ou appareil cible, outil de développement, détails d’entrée et de sortie, exigences en horloge et reset, et résultats attendus.

Contactez-moi avant de passer commande, notamment pour des travaux multi-modules, spécifiques à une carte ou urgents. Pour des projets éducatifs, je propose du tutorat, du débogage et un support explicatif.

Plateforme:

FPGA

Expertise:

Débogage

test

Développement web