Je vais vous aider à mettre en œuvre un projet HDL simple basé sur un FPGA Xilinx
FPGA, Python, Linux et modélisation des processus métier
À propos de ce service
Je suis un concepteur HDL (Hardware Description Language) expérimenté avec des années de travail dans l'éducation et des projets technologiques du monde réel, en particulier dans les télécommunications, le traitement du signal numérique et les systèmes de données.
Ce service est parfait pour les étudiants, les débutants ou toute personne travaillant sur de petits projets FPGA .
Ce service est pour :
- Interfaces numériques de base à faible vitesse
- Logique de contrôle simple utilisant des machines d'état
- Petites conceptions qui s'intègrent dans un FPGA Xilinx Artix-7
- Travaux de niveau d'introduction ou projets de loisirs
Ce service n'inclut PAS :
- Systèmes complexes avec processeurs ou SoC
- Interfaces de communication à haut débit
- Conceptions nécessitant une mémoire externe ou des blocs IP avancés
Ce que vous obtiendrez :
- Aide à la révision et à l'amélioration de votre idée de projet
- Code SystemVerilog facile à comprendre
- Une configuration simple de banc d'essai et de simulation
- Implémentation FPGA complète (synthèse, timing, flux binaire)
- Une démo sur du vrai matériel si j'ai la carte
- Aide au débogage
- Documentation claire et conseils sur les outils et le flux de travail
Envoyez-moi un message avant de commander afin que je puisse m'assurer que votre projet bénéficie du meilleur support possible.
Donnons vie à votre premier projet HDL !
Plateforme:
FPGA
Expertise:
Développement de micrologiciel
•
Débogage
•
test
•
Autres
FAQ
Traduction automatique
Quels outils sont utilisés ?
Les outils suivants sont utilisés : - Xilinx Vivado en mode script hors projet. - Icarus verilog et cocotb pour la vérification fonctionnelle. - Visual studio code pour la saisie et la gestion du code source.
Quelles langues sont utilisées ?
Le sous-ensemble de conception de System Verilog est utilisé comme HDL principal. Python et System Verilog sont utilisés pour la vérification.
Les frameworks de vérification avancés sont-ils pris en charge ?
Non. Les frameworks de vérification avancés tels que VMM, OVM et UVM ne sont pas pris en charge. À la place, le test open source Python cocotb (COroutine based COsimulation TestBench) est utilisé.
Que faire si j'ai une idée qui ne correspond pas à ce service?
J'adore les bonnes idées et les projets amusants ! N'hésitez pas à me décrire votre projet en quelques mots. Mieux vaut avoir des spécifications détaillées. Je suis sûr que nous trouverons une solution.
Le package de base implique-t-il la programmation d'un flux binaire et le débogage matériel ?
Non. À déterminer
