J'écrirai un banc d'essai cocotb python pour vérifier votre rtl

J'écris des bancs d'essai basés sur Python avec cocotb pour vos conceptions Verilog, SystemVerilog ou VHDL. Il fonctionne sur des simulateurs libres et open-source comme Verilator, vous ne payez donc pas d'outils. Ce que vous obtenez : - tests cocotb avec pilotes, moniteurs et un tableau de bord (scoreboard) - vérification par rapport à un modèle de référence en Python - tests aléatoires et dirigés - un Makefile pour pouvoir tout relancer en une seule commande J'utilise cette approche pour vérifier des datapaths DSP personnalisés et RISC-V vector au travail. Envoyez votre RTL et une brève description du comportement attendu.