Je concevrai et déboguerai du rtl ASIC en utilisant verilog et systemverilog

Certaines informations ont été traduites automatiquement.
Mohamed H

Égypte

Je parle Arabe, Anglais

Ingénieur en électronique et communications

Je suis ingénieur en électronique et communications, classé 4ème de ma promotion, spécialisé en conception physique ASIC et conception de circuits intégrés numériques. J'ai une expérience pratique en ...
Plus d’infos
À propos de ce service

Je concevrai, déboguerai et vérifierai des modules RTL en Verilog/SystemVerilog avec testbenches et analyse de simulation, en fournissant un code propre et synthétisable selon vos besoins.

design and debug asic rtl using verilog and systemverilog
Plein écran
design and debug asic rtl using verilog and systemverilog

Mon portfolio

Balises associées