J'écrirai, simulerai et déboguerai du code assembleur riscv et des conceptions basées sur ISA

Vous cherchez de l'aide d'expert pour programmation assembleur RISC-V, simulation ou intégration de code ? Je propose un développement bas niveau propre, efficace et bien structuré utilisant l'ensemble d'instructions RISC-V.

Je me spécialise dans l'écriture et la simulation de code assembleur RISC-V en utilisant à la fois des outils éducatifs légers comme RARS et Venus, ainsi que des chaînes d'outils professionnelles telles que RISC-V GNU toolchain, Spike et Verilator.

Les services incluent :

• Rédaction de code assembleur RISC-V optimisé et lisible (RV32I, RV64I, M, F)
• Simulation de code avec RARS, Venus ou Spike
• Débogage au niveau instruction et analyse de trace
• Développement de séquences de test pour la validation du cœur ou l'intégration au niveau firmware
• Création de routines de démarrage, disposition mémoire et interaction I/O (si supporté)
• Livraison de code compatible avec des plateformes éducatives et professionnelles

Outils supportés :

• RARS (assembleur RISC-V et simulateur d'exécution)
• Venus (simulateur RISC-V basé sur le web)
• Spike, GDB et riscv64-unknown-elf-gcc
• Verilator (pour tests RTL)
• Linux, Make, Git