Faciliter la conception et la vérification numériques
Acquisition d'une expérience pratique en vérification de blocs IP complexes, notamment le générateur de transactions AHB qui convertit les transactions en unités de gestion des transactions (TMU) et ...
Je suis ingénieur en conception numérique et vérification avec plus de 4 ans d’expérience dans le développement RTL et ASIC/FPGA. Je vous aiderai à concevoir, simuler et vérifier un cœur de processeur RISC-V personnalisé ou standard (RV32I) en utilisant Verilog/SystemVerilog.
Que vous ayez besoin d’un cœur RISC-V single-cycle, pipelined ou instruction personnalisé, je fournirai un code RTL propre et modulaire avec un testbench fonctionnel, des formes d’onde de simulation et documentation. Idéal pour les étudiants, startups ou équipes de recherche développant des systèmes basés sur RISC-V.