Je concevrai rtl en verilog, systemverilog ou vhdl avec banc de test

Vous avez besoin d’un RTL propre et fonctionnel pour votre projet FPGA ou conception numérique ? Je suis ingénieur en conception et vérification au NUST Chip Design Center et je possède des certifications RISC-V International et Xilinx FPGA.

Ce que je propose :

- RTL synthétisable en Verilog, SystemVerilog ou VHDL

- Un banc de test avec formes d’onde de simulation

- Machines à états, compteurs, ALUs, FIFOs, contrôleurs UART/SPI/I2C et mémoire

- Débogage et optimisation de votre code existant

- Documentation courte avec diagramme en blocs

Comment cela fonctionne :

1. Envoyez votre cahier des charges ou votre code existant, le périphérique cible et le simulateur.

2. Je confirme la portée, le prix et le délai avant votre commande.

3. Je fournis les fichiers sources, le banc de test, les formes d’onde et les notes.

4. Les révisions sont incluses dans chaque service.

Veuillez m’envoyer un message d’abord pour que je puisse confirmer que votre projet correspond. Je réponds généralement en une heure. Besoin d’une vérification UVM complète ? Consultez mon service UVM.