Je ferai des projets FPGA sur Zynq ou Virtex Soc sur Xilinx Vivado et SDK

Je concevrai, synthétiserai et simulerai votre projet FPGA en utilisant Verilog ou C/C++ (pour HLS) avec Xilinx Vivado et Vitis.

Je fournirai des résultats de simulation complets, des fichiers de conception synthétisés et un bitstream entièrement vérifié prêt pour l’implémentation FPGA.

Pour les projets avancés, je proposerai également des programmes C pour processeurs ARM, un support Petalinux, ainsi qu’un déploiement et des tests complets sur des SoC Virtex UltraScale+

1. Conception basée sur Verilog / HLS (C/C++)
2. Simulation et synthèse avec les outils Vivado
3. Génération de fichier bit (.bit) pour FPGA
4. Intégration du code C avec Vitis
5. Image Petalinux et configuration pour les appareils Zynq
6. Projet FPGA entièrement testé et prêt à déployer

Donnez vie à votre projet FPGA avec une conception, une vérification et un déploiement professionnels !