Je concevrai des systèmes fpga en utilisant vivado ou quartus via verilog ou systemverilog

Vous cherchez un ingénieur FPGA professionnel qui comprend réellement le matériel, pas simplement quelqu’un qui copie-colle du code ? Vous êtes au bon endroit.

Je suis ingénieur FPGA et RTL avec une expérience concrète dans l’industrie et la recherche. J’ai travaillé sur des processeurs RISC-V multicycle et pipelinés depuis zéro, utilisé des Xilinx Zynq RFSoCs pour la transmission de signaux RF en bande S, et réalisé des systèmes numériques complexes qui dépassent les exemples de manuels. Je suis actuellement chercheur affilié à l’Université GIST en Corée du Sud, dans le département EECS, sur des architectures de calcul reconfigurables.

Ce que je propose :

Conception et implémentation FPGA

• RTL en Verilog et SystemVerilog pour FPGA Xilinx (Artix, Zynq, UltraScale) et Intel (Cyclone, Arria, Stratix)
• Synthèse, placement et routage, analyse de temporisation avec Vivado et Quartus Prime
• Intégration de cœurs IP avec IP Xilinx

Numérique

• Logique combinatoire et séquentielle
• FSM et optimisation
• Chemin de données pipeliné
• Interfaces mémoire, FIFO, passage de domaine d’horloge

Protocoles d’interface

• SPI, UART, I2C, AXI, Wishbone
• Contrôleurs d’affichage VGA
• Intégration de processeur RISC-V

Synthèse de haut niveau

• Vitis HLS pour la génération d’IP personnalisés
• Matériel/logiciel