Je développerai vos logiciels C++, algorithmes et projets POO

R
ramishjvd
R
ramishjvd
Muhammad Ramish
Certaines informations ont été traduites automatiquement.

À propos de ce service

Traduction automatique

Je crée des applications C++ performantes, des outils et des modèles de simulation de A à Z. Vous fournissez les spécifications ou le cahier des charges, et je livre un code propre, conforme aux standards, efficace, bien testé et facile à maintenir.


Ce que je peux réaliser :

- Utilitaires en ligne de commande et logiciels console en C++ (C++11/14/17 moderne)

- Architecture orientée objet (classes, templates, smart pointers, design patterns)

- Structures de données, algorithmes personnalisés et modélisation numérique

- Modèles de référence logiciel, simulateurs ISA et logique de manipulation de bits

- Corrections de bugs, résolution de fuites de mémoire et refactoring de code


Ma méthode de travail :

1. Vous partagez vos spécifications, exigences ou code de départ

2. Nous confirmons le périmètre, la configuration, le prix et le délai

3. Je construis, débogue et teste le projet

4. Vous recevez un code propre, des scripts de build (CMake/Makefile) et un guide d’installation


Chaque commande comprend :

- Un code C++ lisible, conforme aux standards PEP/ISO

- Des tests unitaires ou scripts de test pour vérifier la logique

- Des instructions claires pour la compilation et l’exécution

- Des révisions dans le cadre du périmètre convenu


À propos de moi : plus de 3 ans en tant qu’ingénieur utilisant C++ pour la modélisation d’ensembles d’instructions, les algorithmes et la simulation logicielle, en parallèle de SystemVerilog et Python.

Découvrez Muhammad Ramish

Muhammad Ramish

ASIC Digital Design and Verification Engineer

  • DePakistan
  • Membre depuissept. 2026
  • Temps de réponse moy.1 heure
  • Langues

    Anglais, Ourdou
I'm a digital design and verification engineer with 3+ years of ASIC and FPGA experience. I mostly work in SystemVerilog, with Python and C++ for reference models and scripting. I've used Synopsys VCS, Cadence Xcelium and Vivado for simulation, and I'm comfortable with AXI4, RISC-V and lint cleanup. I can build testbenches from scratch, debug failing RTL from waveforms, write Makefile-based flows, and model behaviour in Python before RTL. I am well equipped for both verification and design related tasks.

Traduction automatique

Autres services de Développement de logiciels I Offre