Je concevrai des modules Verilog HDL RTL, FSM, FIFO et testbench

Certaines informations ont été traduites automatiquement.

Inde

Je parle Hindi, Anglais

Étudiant en génie électrique

Je suis étudiant en génie électrique à l’IIT Ropar, spécialisé en conception RTL et architectures numériques. J’ai une vaste expérience dans la conception de processeurs RISC-V 32 bits, de ponts UART ...

Plus d’infos

À propos de ce service

Bienvenue !

Je propose des services professionnels de conception Verilog HDL et RTL pour l’électronique numérique, FPGA, ainsi que pour des projets académiques ou industriels. Je rédige un code propre, synthétisable et bien documenté, avec une simulation et une vérification approfondies.

Je peux vous aider avec :

Codage Verilog HDL
Conception RTL
Machines à états finis (FSM)
ALU, registres, compteurs, registres à décalage
UART, FIFO, mémoire (RAM/ROM)
Conception logique numérique
Projets FPGA
Développement de testbench
Simulation avec Vivado

Ce que vous recevrez :

Code Verilog HDL propre et synthétisable
Modules RTL bien structurés
Testbench complet pour la vérification
Formes d’onde de simulation
Code source
Documentation (si nécessaire)
Communication rapide et livraison à temps

J’ai de l’expérience dans le développement de projets tels qu’un processeur RISC-V 32 bits, un pont de passage de domaine d’horloge UART, un contrôleur d’ascenseur intelligent et un contrôleur de feux de circulation, ainsi que de nombreux modules RTL réutilisables.

Veuillez me contacter avant de passer commande afin que nous puissions discuter de vos besoins et choisir la meilleure solution.

Merci, et j’ai hâte de collaborer avec vous !

Plus d’infos