Je concevrai et déboguerai du verilog rtl pour des projets FPGA

Certaines informations ont été traduites automatiquement.

Inde

Je parle Tamoul, Anglais, Malayalam

Ingénieur en conception VLSI

Je suis un ingénieur en conception VLSI en devenir, avec une solide formation en logique numérique, Verilog HDL, VHDL et prototypage FPGA. J’ai une expérience pratique dans les protocoles AMBA, l’inté...

Plus d’infos

À propos de ce service

Je vais concevoir du Verilog RTL, des modules FPGA et des circuits logiques numériques

Besoin d’aide avec Verilog HDL, la conception RTL, des projets FPGA ou la simulation de logique numérique ? Je peux vous aider à développer des designs Verilog/SystemVerilog propres et synthétisables en fonction de vos besoins.

Ce que je peux fournir :

Conception RTL en Verilog/SystemVerilog
Logique combinatoire et séquentielle
Conception de FSM
Compteurs, registres, registres à décalage et multiplexeurs
Modules UART et communication de base
Modules de logique numérique
Développement de testbench
Simulation fonctionnelle et vérification de formes d’onde
Débogage RTL et corrections
Conceptions FPGA de base
Code source et documentation

Outils avec lesquels je peux travailler :

Xilinx Vivado
Intel Quartus Prime
ModelSim
Verilog HDL
SystemVerilog

Ce que vous recevrez :

Code source RTL synthétisable
Testbench si applicable
Résultats de simulation / formes d’onde
Code clair et organisé
Documentation selon le package choisi

Veuillez me contacter avant de commander si votre projet comporte des exigences spécifiques ou plusieurs modules. Cela m’aide à comprendre la portée et à choisir le package approprié.

Construisons et vérifions votre design RTL !

Plus d’infos