Je concevrai et réaliserai un projet FPGA en utilisant Verilog et VHDL

Bonjour,

Je suis ingénieur en conception FPGA et RTL avec 3 ans d’expérience dans la construction et le déploiement de systèmes numériques complets sur des plateformes Xilinx et Altera, notamment Kintex UltraScale+, Nexys A7, ZedBoard et Spartan-6.

Ce que je vais concevoir et livrer pour vous :

Conception et implémentation RTL

• Conception de modules en Verilog et VHDL
• Architecture paramétrable et réutilisable
• Optimisation du pipelining et du timing
• Gestion du crossing de domaine d’horloge et CDC
• Optimisation des ressources
• Adders et multiplicateurs à virgule flottante rapides

Implémentation de protocoles et interfaces

• UART, SPI, MIPI CSI-2, PCIE
• AXI4 et AXI-Lite
• Déplacement de données basé sur DMA

Vérification et tests

• Développement de bancs de test
• Formes d’onde de simulation et résultats
• Co-simulation en Python et validation du modèle de référence

Plateformes FPGA sur lesquelles je travaille :

• Xilinx : Kintex UltraScale+, Nexys A7, ZedBoard, Spartan-6
• Altera : DE1-SoC
• Outils : Vivado, Quartus Prime, Xilinx ISE

Pourquoi travailler avec moi :

La satisfaction du client est ma priorité absolue

• RTL propre, documenté et synthétisable
• Respect du timing garanti
• Révisions jusqu’à votre satisfaction

Contactez-moi avant de commander pour que nous puissions discuter de vos besoins et finaliser le meilleur plan pour votre projet