Je concevrai une logique rtl personnalisée en verilog et system verilog

Certaines informations ont été traduites automatiquement.
Ramish Hassan

Pakistan

Je parle Anglais, Allemand

Programmeur hardware

Bonjour ! Je suis ingénieur spécialisé en conception d'IC numériques, architecture RTL et programmation système en C/C++. J'ai une expérience pratique en conception front-end, rédaction et vérificatio...
Plus d’infos
À propos de ce service

Conception de circuits numériques, codage RTL et vérification

Vous avez besoin d’un RTL robuste, synthétisable et d’une vérification complète ? Je me spécialise dans la création efficace de cœurs IP en Verilog et SystemVerilog, de chemins de données personnalisés et d’environnements de vérification.

Ce que je propose :

  • Conception RTL sur mesure : processeurs pipelinés (par exemple RISC-V), unités arithmétiques et chemins de données complexes.
  • Logique séquentielle et FSM : contrôleurs de mémoire, FIFO et machines à états Mealy/Moore.
  • Protocoles SoC : interfaces maître-esclave AMBA APB, AHB et AXI.
  • Vérification avancée : bancs de test en couches, assertions SystemVerilog (SVA) et UVM.
  • Prototypage FPGA : cartographie QSF et intégration avec Platform Designer.

Outils et matériel :

  • Langages : Verilog, SystemVerilog, C/C++
  • Outils EDA : ModelSim, Questa Sim, Quartus, Vivado
  • Cibles : Intel Cyclone IV/V (DE1-SoC, DE10-Lite), Xilinx Zynq-7000

Pourquoi me choisir ? Je fournis un code strictement synthétisable, bien commenté, et basé sur une vérification approfondie des cas limites pour garantir une implémentation hardware sans faille.

Plus d’infos
design custom rtl logic in verilog and system verilog
Plein écran
design custom rtl logic in verilog and system verilog

Plateforme:

FPGA

Capteurs:

Autres

Expertise:

Débogage

•

Microcontrôleurs

•

test

•

Développement web

Balises associées