Je réaliserai la vérification uvm et la conception RTL en Verilog et SystemVerilog

Certaines informations ont été traduites automatiquement.
Syed Uzair

Pakistan

Je parle Anglais, Ourdou, Allemand

1 commande terminée

Bonjour ! Je suis Uzair, ingénieur électricien professionnel, passionné par la conception de solutions d'ingénierie de pointe. Fort de nombreuses années d'expérience et d'une connaissance approfondie ...
Plus d’infos
À propos de ce service

Je propose des services de conception et de vérification hardware utilisant Verilog et SystemVerilog. J'ai accès aux dernières versions de Vivado (jusqu'à 2025.2) et aux outils Cadence pour des projets avancés de vérification de conception.


Je peux concevoir des modules RTL, déboguer du code existant et créer des environnements de vérification UVM. Je travaille également sur des designs basés sur RISC-V et des projets FPGA.


Mes services incluent :

  • Conception RTL en Verilog/SystemVerilog
  • Création de testbench UVM
  • Débogage et correction de code
  • Simulation et analyse de waveform
  • Modules RISC-V et intégration
  • Code propre et synthétisable


Je me concentre sur une logique correcte, une structure claire et une vérification fiable pour que votre conception fonctionne correctement avant la mise en œuvre.


Veuillez me contacter avant de passer commande pour discuter de vos besoins.

Plus d’infos
do uvm verification and verilog systemverilog rtl design
Plein écran
do uvm verification and verilog systemverilog rtl design
Plein écran
Plein écran
Voir la présentation
Voir la présentation
do uvm verification and verilog systemverilog rtl designdo uvm verification and verilog systemverilog rtl designdo uvm verification and verilog systemverilog rtl designdo uvm verification and verilog systemverilog rtl designdo uvm verification and verilog systemverilog rtl design

Plateforme:

Autres

Expertise:

Débogage

•

Optimisation de SoC

•

Développement web

•

Autres

Autres services de Ingénierie électronique I Offre

Balises associées