Je vais concevoir et optimiser des accélérateurs d'IA pour fpga et asic

Vous cherchez un accélérateur AI personnalisé, un réseau systolique, une conception FPGA ou une solution RTL prête pour ASIC ?

Je concevrai et optimiserai des accélérateurs matériels AI en utilisant Verilog/SystemVerilog pour des applications FPGA et ASIC. Les services incluent des accélérateurs de réseaux systoliques, la conception de MAC et d’éléments de traitement, des moteurs de multiplication matricielle, des accélérateurs CNN, des chemins de données INT4/INT8, du pipelining, du zero-skipping, des architectures conscientes de la sparsité, et des unités arithmétiques personnalisées.

Je peux fournir la conception RTL, la simulation, la vérification, les bancs de test, l’analyse de formes d’onde, le code prêt pour la synthèse, des diagrammes de blocs, et la documentation technique.

Les outils et flux supportés incluent les outils de synthèse Cadence avec un PDK de 45 nm, Xilinx Vivado, Yosys, OpenLane, Verilator, Icarus Verilog, GTKWave, et des flux ASIC open-source utilisant SKY130.

Les conceptions peuvent être optimisées pour la surface, le timing, la consommation d’énergie, le débit, la latence ou l’utilisation des ressources FPGA. Les livrables peuvent inclure le code source, le banc de test, les rapports de synthèse, l’analyse de timing et de surface, les netlists, et les diagrammes d’architecture.

Veuillez me contacter avant de commander pour discuter de votre modèle, de la précision, du FPGA ou PDK cible, de l’objectif d’horloge, et des livrables requis.