Je concevrai et vérifierai des modules rtl fpga en verilog ou vhdl

Certaines informations ont été traduites automatiquement.

Royaume-Uni

Je parle Anglais

Ingénieur FPGA

Ingénieur en conception FPGA spécialisé dans le design numérique et les systèmes embarqués. Je possède une expertise en développement VHDL/Verilog, FPGA Xilinx et Microchip, AXI, DDR, traitement d'ima...
À propos de ce service

Je suis ingénieur en conception FPGA avec une expérience en production sur Verilog et VHDL

sur les dispositifs Xilinx (Vivado/Vitis), Microchip (Libero, PolarFire) et Altera (Quartus).


CE QUE VOUS OBTENEZ

- RTL synthétisable : code propre, commenté, sans erreurs de lint

- Un banc de test auto-vérifiable et des formes d’onde de simulation prouvant son bon fonctionnement

- Des rapports de synthèse et de timing, pas seulement un zip de fichiers source

- Une courte note de conception expliquant l’architecture, les interfaces et les hypothèses


TRAVAIL TYPIQUE

- Peripherals AXI4 / AXI-Lite / AXI-Stream, ponts et chemins DMA

- Pipelines de traitement d’image et vidéo

- Blocs DSP : filtres, CIC, front-ends FFT

- Intégration DDR et interfaces haute vitesse

- Passage de domaine d’horloge et clôture de timing


CHAÎNES D’OUTILS

Vivado, Vitis, Libero SoC, Quartus, ModelSim/QuestaSim, etc.


COMMENT ÇA FONCTIONNE

Vous recevez des mises à jour de progrès à des étapes convenues et des preuves de simulation

avant la livraison, pour éviter toute surprise à la fin.


Vous ne savez pas comment définir votre projet ? Envoyez-moi votre cahier des charges, votre diagramme bloc ou

fiche technique. Je vous dirai honnêtement si c’est adapté, combien cela coûtera

et combien de temps cela prendra, avant de passer commande.

Plateforme:

FPGA

Expertise:

Développement de micrologiciel

Débogage