Je ferai des projets fpga rtl en verilog ou vhdl zynq soc uvm

V
vincemani
V
vincemani
Vincemani
Certaines informations ont été traduites automatiquement.

À propos de ce service

Traduction automatique

Vous cherchez un ingénieur FPGA professionnel pour concevoir, simuler et vérifier vos designs RTL ? Vous êtes au bon endroit !

Bienvenue !


Fort de 5 années d’expérience en développement FPGA, conception numérique et vérification, je vous aiderai avec :


  • Conception RTL en Verilog ou SystemVerilog
  • Création de testbench et vérification avec UVM
  • Implémentation et synthèse FPGA
  • Simulation et débogage (ModelSim, Questa, Vivado et ISE)
  • Analyse et optimisation du timing
  • Intégration IP et développement de modules personnalisés
  • Implémentation des protocoles AXI, AHB, APB


Je suis ici pour fournir des résultats fiables et de haute qualité.

Merci

Découvrez Vincemani

Vincemani

Welcome to the Vincemani tech!

4,5(7)
  • DePakistan
  • Membre depuisavr. 2025
  • Dernière commande10 mois
  • Langues

    Ourdou, Anglais, Coréen
I’m an Electrical Engineer with 5+ years of experience in embedded systems, FPGA (multi-core), and RTL design. Currently working as an Executive Engineer at the AI Big Data Center, South Korea. Feel free to reach out — let’s bring your ideas to life! – VinceMani

Traduction automatique

Mon portfolio

Balises associées