Je vais réaliser la conception verilog systemverilog rtl fpga et ASIC

Certaines informations ont été traduites automatiquement.

Inde

Je parle Anglais, Hindi, Kannada, Malayalam

Ingénieur VLSI et FPGA : RTL à GDS, conception RTL, DSP, RISCV

Je suis diplômé en VLSI de l’IIT avec plus de 10 ans d’expérience en conception VLSI, développement FPGA, implémentation RTL et workflows de semi-conducteurs. Compétent en Verilog/SystemVerilog, FPGA,...
À propos de ce service

Vous avez besoin d’aide pour des projets de conception Verilog, SystemVerilog, FPGA ou RTL ?


Je propose un support pour le codage RTL, la mise en œuvre FPGA, la simulation, le débogage, l’analyse de formes d’onde, les architectures DSP, les accélérateurs AI/ML/DL, les projets RISC V et les workflows liés aux ASIC. Les services incluent le développement Verilog/SystemVerilog, la conception FPGA avec les outils Xilinx, la compréhension de l’architecture, la documentation technique et l’accompagnement à la mise en œuvre.


Je me concentre sur une conception RTL propre, un flux de travail pratique en ingénierie et une communication technique claire. Veuillez me contacter avant de passer commande pour des projets complexes ou orientés recherche.

Plateforme:

FPGA

Capteurs:

Autres

Expertise:

Optimisation de SoC

Traitement des signaux

Autres