Je réaliserai une conception rtl personnalisée et une vérification systemverilog

Conception FPGA haute performance et accélération AI

Vous avez des problèmes de latence élevée dans vos modèles AI ? Ou peut-être faites-vous face à des problèmes de clôture de timing dans votre RTL actuel ? Je me spécialise dans la transformation d'algorithmes complexes en architectures matérielles optimisées.

Ce que je propose :

• Conception RTL sur mesure : Verilog/SystemVerilog propre, synthétisable, adapté pour Xilinx (Vivado/ISE) ou Intel (Quartus).
• AI/ML en edge : Je me spécialise dans les accélérateurs matériels pour CNN, YOLO et algorithmes DSP, en optimisant à la fois le débit et l'utilisation des ressources (LUTs/DSPs).
• Vérification : Bancs de test robustes avec mécanismes d'auto-contrôle pour garantir un matériel "premier coup".
• Interface AXI : Expertise en AXI4, AXI-Lite et AXI-Stream pour une intégration fluide avec SoC (Zynq/UltraScale+).

Outils que j'utilise :

• Xilinx Vivado / ISE / Vitis
• ModelSim / QuestaSim
• MATLAB/Simulink

Livrables :

1. Code source RTL entièrement commenté.
2. Banc de test et formes d'onde de simulation.
3. Rapports d'utilisation des ressources et de timing.
4. (Optionnel) pilotes Python/C++ pour les tests matériels.

Veuillez me contacter avant de passer commande pour discuter de votre architecture et de vos contraintes !