Je concevrai le rtl fpga en verilog ou vhdl avec simulation et banc d'essai
Ingénieur en conception FPGA et systèmes embarqués
À propos de ce service
Bienvenue sur mon service de conception FPGA. Je crée des RTL fiables et de la logique numérique en Verilog ou VHDL pour des projets académiques, de prototypage ou matériels réels.
Ce service est adapté si vous avez besoin de :
- Modules RTL personnalisés et machines à états finis
- Intégration UART, SPI, I2C, AXI, mémoire ou capteurs
- Développement de testbench, simulation et vérification de formes d’onde
- Optimisation en tenant compte du timing pour les appareils Xilinx ou Intel/Altera
- Documentation claire et communication pratique tout au long du projet
Outils que j’utilise :
- Xilinx Vivado / ISE
- Intel Quartus Prime
- ModelSim / QuestaSim
Les livrables peuvent inclure du RTL synthétisable, des fichiers de testbench, des résultats de simulation, ainsi que des rapports de timing ou de ressources selon vos besoins.
Veuillez m’envoyer un message avant de commander avec votre FPGA ou carte cible, les interfaces requises, la portée du projet et la date limite. Cela me permettra de confirmer la faisabilité, le prix et le délai de livraison avant de commencer.
Plateforme:
FPGA
FAQ
Traduction automatique
De quoi avez-vous besoin avant de démarrer le projet ?
Veuillez m'envoyer vos exigences pour le projet, le FPGA ou la carte cible, les interfaces nécessaires, les contraintes de timing, les livrables attendus et la date limite. Cela m'aidera à confirmer la faisabilité, le prix et le délai de livraison avant de commencer.
Proposez-vous des résultats de simulation et des fichiers testbench ?
Oui. Si votre package nécessite une vérification, je peux fournir des fichiers testbench, des formes d'onde de simulation, ainsi que des rapports de timing ou de mise en œuvre pertinents en fonction du périmètre convenu.

