z
zeerakulhassan

Zeerak

@zeerakulhassan
5,0(1)

FPGA and RTL Design Engineer, Verilog VHDL SystemVerilog Vivado

Pakistan
Anglais, Ourdou, Hindi, Pachto
Certaines informations sont présentées en anglais.
À propos de moi
FPGA & RTL Design Engineer | 4+ Yrs | Verilog, VHDL, SystemVerilog, Vivado I design, verify and debug reliable digital systems for startups, researchers and engineers worldwide. Services: • FPGA Design (Vivado, Quartus, Vitis HLS) • RTL Coding (Verilog, SystemVerilog, VHDL) • Testbenches, UVM, ModelSim, QuestaSim • SoC / Zynq / MicroBlaze, AXI, I2C, SPI, UART • PetaLinux, TCL, Git, RFSoC, ADRV9001 • PCB (Altium, KiCad), MATLAB, DSP Boards: Nexys A7, Basys 3, Zybo, ZedBoard, ZC706. Hardware Engineer at SWARM, Riyadh. B.Sc. EE, IIUI. Clean code, free consultation, on-time delivery.... Plus d’infos

Compétences

z
zeerakulhassan
Zeerak
hors ligne • 
Temps de réponse moyen de 1 heure

Voir mes services

Systèmes intégrés & IoT
I will do verilog vhdl systemverilog rtl coding for fpga on vivado quartus xilinx
5,0(1)
Systèmes intégrés & IoT
I will debug fix and verify your verilog vhdl systemverilog fpga rtl design

Portfolio

1 Avis
5,0

(1)
(0)
(0)
(0)
(0)
Détails de la notation
  • Niveau de communication avec le freelance
    5
  • Qualité de la livraison
    5
  • Valeur de la livraison
    5
1 à 1 avis sur 1
Trier par
Les plus pertinents
    M

    moshx5

    US

    États-Unis

    5

    Great to work with this guy

    50 $US-100 $US

    Prix

    1 jour

    Durée

    gig

    Systèmes intégrés & IoT

    Utile?
    Oui
    Non