Parcourir les catégories
Explorer
Fiverr Pro
Français
$
USD
Je vais effectuer la vérification rtl, testbench uvm, couverture fonctionnelle pour asic et fpga
Conception RTL, codage et débogage FPGA Vivado
Salut ! Je suis ingénieur en conception RTL avec plus de 2 ans d'expérience en Verilog, SystemVerilog, SVA et développement FPGA avec Vivado.
Je me spécialise dans l'écriture de RTL propre et optimisé...
À propos de ce service
Je propose des services de vérification de haute qualité basés sur SystemVerilog et UVM pour les conceptions numériques. Avec plus de 2 ans d’expérience pratique en conception et vérification hardware, je me concentre sur la création de testbenches fiables et évolutives pour garantir que votre conception fonctionne correctement dans toutes les conditions.
Mes services incluent la création de testbenches UVM, la rédaction de cas de test dirigés et à randomisation contrainte, la couverture fonctionnelle, les assertions, le débogage des échecs de simulation, et l’amélioration de la clôture de vérification. Je peux travailler avec des outils standards de l’industrie ainsi qu’avec des environnements open source, selon les besoins de votre projet.
J’utilise des plateformes comme EDA Playground pour des prototypes rapides et la validation, et je peux également soutenir les flux de vérification utilisant des outils tels que Vivado pour des conceptions FPGA. Mon approche est pratique et orientée résultats, garantissant un débogage plus rapide et une couverture efficace.
Que vous ayez besoin d’aide pour vérifier un module, déboguer des problèmes ou construire un environnement de vérification complet depuis le début, je peux vous accompagner avec une communication claire et une livraison dans les délais.
Faisons en sorte que votre conception soit robuste et prête pour la vérification.
Plateforme:
FPGA
Expertise:
Débogage
•
Optimisation de SoC
•
Développement web
FAQ
Traduction automatique
De quoi avez-vous besoin de ma part pour commencer ?
Vos fichiers de conception RTL, une brève description de la fonction du module, et toute spécification de protocole ou d’interface si disponible. Si vous avez seulement une idée approximative, contactez-moi d’abord pour que nous définissions ensemble le périmètre.
Pouvez-vous travailler sans outils EDA payants ?
Oui. J’utilise EDA Playground, qui est entièrement gratuit et open source. Vous n’avez pas besoin de fournir ou d’acheter une licence d’outil pour travailler avec moi.
Pouvez-vous faire la vérification UVM pour des conceptions FPGA ?
Oui. Je supporte les flux de vérification basés sur UVM en utilisant Vivado, afin que les développeurs FPGA puissent obtenir la même qualité de testbench structurée que pour les projets ASIC.
Qu'est-ce qui compte comme une révision ?
Une révision consiste à ajuster ou corriger le travail livré en fonction du périmètre initialement convenu. Ajouter de nouveaux modules, signaux ou fonctionnalités après livraison est considéré comme une nouvelle commande.
Je suis étudiant. Ce service me convient-il ?
Oui. J’aide régulièrement les étudiants avec leurs projets de cours et leurs designs de fin d’année. Contactez-moi avec vos exigences, et je vous proposerai le package adapté.
